PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-056645

(43) Date of publication of application: 24.02.1998

(51)Int.Cl.

HO4N 7/32

(21)Application number: 09-165476

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:


23.06.1997

(72)Inventor: OSADA ATSUSHI

(54) DEVICE AND METHOD FOR ENCODING IMAGE SIGNAL

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce distortion caused in an interpolated picture by previously synthesizing the interpolated picture and replacing one part of the synthesized interpolated picture with an input image signal as a compensated image for a block where the distortion is considerable in this interpolated picture. SOLUTION: A frame thinning circuit 102 performs the frame interval thinning of an input image signal with a prescribed ratio, and a frame encoder circuit 103 encodes the remaining image. A motion vector detection circuit 104 finds a motion vector between pictures from the image signal before thinning. A frame interpolating circuit 105 synthesizes an interpolation frame to be interpolated between pictures encoded from that motion vector. A distortion evaluating circuit 106 finds difference between the interpolated picture and the picture of the input image signal corresponding to this interpolated picture. In a section where the difference is considerable, a compensated image selector circuit 107



extracts such a section from the input moving image signal and outputs it as the compensated image. A sending circuit 108 sends out the frame encoded signal of the thinned picture, the motion vector signal between the pictures and the compensated image signal corresponding to the form of a bit stream 109.

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to the picture signal coding equipment and the encoding method which perform compression encoding of a dynamic image signal in transmission or record of a dynamic image signal.

[0002]

[Description of the Prior Art] In recent years, in the dynamic image signal encoder and the decoding device, various kinds of compression encoding systems are put in practical use with development of a TV phone or a video conference system. From thinning out the frame number of a dynamic image signal at the time of coding, the amount of transmitted data is certainly reducible. However, since unnaturalness is produced in a motion of a reproduced image, "frame interpolation" which interpolates the frame compounded between reproduction frames at the time of a decoding is performed.

[0003]The conventional dynamic image signal encoder and decoding device which were hereafter mentioned above while referring to Drawings are explained.

[0004] Drawing 6 shows the block diagram of the conventional dynamic image signal encoder and a decoding device. In drawing 6, 1 is a dynamic image signal encoder which codes and sends out a dynamic image signal, and, as for an inter-frame length circuit and 103, 101 is [a transmission circuit and 109] the outputs of a dynamic image signal encoder a frame coding circuit and 108 the input of a dynamic image signal encoder, and 102. 2 is a dynamic image signal decoding device which reproduces a dynamic image signal, and 201 The input of a dynamic image signal decoding device, As for a motion vector detection circuit and 204, a receiving circuit and 203 are [a switching circuit and 207] the outputs of a dynamic image signal decoding device a frame interpolation circuit and 206 a frame decoding circuit and 209 208.

[0005] About the dynamic image signal decoding device and decoding device which were constituted as mentioned above, the operation is explained below.

[0006] The dynamic image signal to code is inputted into the input 101 of the dynamic image signal encoder 1. Hereafter, the signal inputted into the input 101 is called an input dynamic image signal. As for an input dynamic image signal, a frame number is thinned out by the interframe length circuit 102 at a rate of one frame at two frames. This situation is shown in drawing 7. (a) expresses the frame A, B, and C which an input dynamic image signal follows, and D. Among these, B and D are frames thinned out by the inter-frame length circuit 102, and A and C are frames which pass through an inter-frame length circuit. The frames A and C are called a coding frame. The frame coding circuit 103 codes a coding frame, and outputs a frame mark. The transmission circuit 108 doubles the frame mark inputted with the form of an output, and outputs it from the output 109 of a dynamic image signal encoder.

[0007] The dynamic image signal decoding device 2 decrypts the signal coded with the dynamic image signal encoder 1, and reproduces a dynamic image signal. The receiving circuit 208 reproduces the signal inputted into the input 201 of the dynamic image signal decoding device 2, and obtains a reception frame mark. A reception frame mark is equivalent to the frame mark in the dynamic image signal encoder 1. The frame decoding circuit 203 decrypts a reception frame

mark, and obtains a reproduction frame. The situation of a reproduction frame is shown in $\frac{drawing 7}{drawing 7}$ (b). A' and C' are reproduction frames and reproduce the coding frames A and C. The motion vector detection circuit 209 asks for the motion vector between reproduction frames. The frame interpolation circuit 204 compounds the frame located between reproduction frames using a motion vector. Hereafter, this compound frame is called a reproduction interpolation frame. next, reproduction frame A' and C'— the case where it asks for the interpolation frame Bi located in between is explained. The motion vector detection circuit 209 asks for reproduction frame A' and C' to these inter-frame motion vector V_{AC} . The frame interpolation circuit 204 compounds the interpolation frame Bi using reproduction frame A', C', and motion vector V_{AC} .

<u>Drawing 7</u> (c) shows the frame in the output 207 of the dynamic image signal decoding device 2. If the change over switch 206 is switched to the c side and a reproduction frame will switch to the i side, a interpolation frame will be outputted from 207. The output of the dynamic image signal decoding device 2 is a reproduction dynamic image signal.

[0008]

[Problem to be solved by the invention]However, when there is an object which runs by the above composition in the different direction in a (a) block, (b) Since a right motion vector does not exist when carrying out movement accompanied by (d) rotation when a background appears from the shadow of a dynamic body, or a background hides with a dynamic body and the form of a (c) dynamic body changes, The mistaken motion vector was detected and it had SUBJECT that distortion was produced on the interpolation frame compounded using this.

[0009]

[Means for solving problem]In order to solve an aforementioned problem, the picture signal coding equipment of this invention is characterized by comprising the following:

The encoding means which codes an input picture signal at intervals of a predetermined screen,

and is outputted as a coded signal.

The motion vector detection means which asks for the motion vector between the screens of said input picture signal.

A interpolation means to compound a interpolation screen between the screens coded using said motion vector.

The subtraction means which asks for the difference of the screen of said input picture signal corresponding to said interpolation screen and the interpolation screen concerned, The distortion evaluation methods which evaluate the difference of said interpolation screen and the screen of said input picture signal by a block unit, and output said input picture signal of the block concerned as a compensation picture about the big block of the difference concerned, and the delivery means which acquires and sends out an output signal from said coded signal, said motion vector, and said compensation picture.

[0010]By the above-mentioned composition, in picture signal coding equipment, this invention compounds a interpolation screen beforehand, among these makes an input picture signal a compensation picture about the block with a large distortion in an illustration side, Distortion produced on a interpolation screen can be reduced by sending out with a coded signal and a motion vector and having replaced some compound interpolation screens by the received compensation picture in the image signal decoding device.

[0011]

[Mode for carrying out the invention] It explains referring to Drawings for the dynamic image signal encoder in one embodiment of this invention, a decoding device, the dynamic image signal encoder that is reference examples, and a decoding device hereafter.

[0012] Drawing 1 (a) and (b) shows the block diagram of the dynamic image signal encoder in the embodiment of this invention, and a decoding device. It is a dynamic image signal encoder which 1 codes a dynamic image signal and is sent out in drawing 1, The input of a dynamic image signal encoder and 102 101 An inter-frame length circuit, 103 — as for a distortion weighting network and 107, a motion vector detection circuit and 105 are [a transmission circuit and 109] the outputs of a dynamic image signal encoder a compensation picture selection circuitry and 108 a

frame interpolation circuit and 106 a frame coding circuit and 104. 2 is a dynamic image signal decoding device for which a dynamic image signal is reproduced — 201 — as for a frame interpolation circuit and 205, a receiving circuit and 203 are [a switching circuit and 207] the outputs of a dynamic image signal decoding device a distortion compensating circuit and 206 a frame decoding circuit and 204 the input of a dynamic image signal decoding device, and 202. [0013]About the dynamic image signal encoder and decoding device which were constituted as mentioned above, the operation is explained using drawing 1.

[0014] The dynamic image signal to code is inputted into the input 101 of the dynamic image signal encoder 1. Hereafter, the signal inputted into the input 101 is called an input dynamic image signal. As for an input dynamic image signal, a frame number is thinned out by the interframe length circuit 102 at a rate of one frame at two frames. This situation is shown in drawing 2. (a) expresses the frame A, B, and C which an input dynamic image signal follows, and D. Among these, B and D are frames thinned out by the inter-frame length circuit 102, and A and C are frames which pass through the inter-frame length circuit 102. Hereafter, A and C are called a coding frame. The frame coding circuit 103 codes a coding frame, and obtains a frame mark. The motion vector detection circuit 104 asks for a coding inter-frame motion vector using an input dynamic image signal. The frame interpolation circuit 105 compounds the interpolation frame located in coding inter-frame. Next, the operation which asks for the interpolation frame Bi located among the coding frames A and C is explained. The motion vector detection circuit 104 asks for these inter-frame motion vector V_{AC} from the frames A and C. The frame interpolation circuit 105 compounds the interpolation frame Bi using the frames A and C and motion vector V_{AC} . The situation of the interpolation frame Bi is shown in drawing 2 (b). Then, as for the interpolation frame Bi, evaluation of distortion is performed by the distortion weighting network 106. Drawing 3 explains evaluation of distortion. Evaluation of distortion is performed by the block unit which is a two or more pixels set. A difference is searched for about each pixel of block bi_{xv} of the coordinates (x, y) on the interpolation frame Bi, and block b_{xv} of the coordinates (x, y) on the frame B of an input dynamic image signal, and the maximum of this difference is considered as distortion of block bixv. It asks for distortion about all the blocks of the interpolation frame Bi, and N blocks is chosen sequentially from the large thing of distortion. These N blocks are a block with which distortion is compensated by the compensation picture mentioned later. The distortion weighting network 106 gives these N-block coordinates to the compensation picture selection circuitry 107. The compensation picture selection circuitry 107 starts the block corresponding to these coordinates from the frame B of an input dynamic image signal. The started picture is called a compensation picture, and after doubling with the form of the output of the transmission circuit 108 with a frame mark and a motion vector, it is sent out from the output 109.

[0015]Next, operation of the dynamic image signal decoding device 2 is explained. The dynamic image signal decoding device 2 decrypts the dynamic image signal coded by the video coding equipment 1, and reproduces a dynamic image signal. The signal acquired from a transmission line, a recording medium, etc. is inputted into the input 201 of the dynamic image signal decoding device 2. the receiving circuit 202 - a receiving motion vector is outputted to 2022 and a reception compensation picture is outputted for a reception frame mark to 2021 2023, respectively. It carries out considerable [of these] to the frame mark in the dynamic image signal encoder 1, a motion vector, and a compensation picture, respectively. The frame decoding circuit 203 decrypts a reception frame mark, and outputs a reproduction frame. The frame interpolation circuit 204 compounds the interpolation frame located between reproduction frames. This situation is shown in drawing 2 (c). It is an A' and interpolation frame by which C' is a reproduction frame and Bi' and Di' are compounded in the frame interpolation circuit 204. From the frame decoding circuit 203, reproduction frame A' and when C' is outputted and motion vector V_{AC} between the coding frames A and C is outputted from the receiving circuit 202, the frame interpolation circuit 204 compounds and outputs interpolation frame Bi'. The distortion compensating circuit 205 replaces a part of interpolation frame by a reception compensation

distortion of a interpolation frame can be reduced.

picture. The position in frame Bi' replaced by the reception compensation picture is the same position as the compensation picture selection circuitry 107 having had the compensation picture taken out by the frame B of an input dynamic image signal in the dynamic image signal encoder 1. If the switching circuit 206 is switched to the c side and a reproduction frame will switch to the i side, the interpolation frame which passed through the distortion compensating circuit 205 will be obtained by the output 207 of a dynamic image signal encoder.

[0016]According to this embodiment, in a dynamic image signal encoder, a interpolation frame is compounded beforehand as mentioned above, In [distortion investigates a portion which becomes large with a interpolation frame, and take out this portion from an input dynamic image signal, consider it as a compensation picture, send out to a dynamic image signal decoding device, and] a dynamic image signal decoding device, Since a portion with a large distortion is replaced by received compensation picture by a compensation picture by a interpolation frame

by having replaced a part of interpolation frame after compounding a interpolation frame,

[0017]Drawing 4 and drawing 5 show a block diagram of a dynamic image signal encoder in a reference example of this invention, and a decoding device. It is a dynamic image signal encoder which 1 codes a dynamic image signal and is sent out in drawing 4 and drawing 5, An input of a dynamic image signal encoder and 102 101 An inter-frame length circuit, 103 a frame coding circuit and 1031 a subtractor circuit and 1032 A quantization circuit, 1033 an adder circuit and 1034 a frame memory and 104 A motion vector detection circuit, 105 — as for a distortion weighting network and 113, a subtractor circuit and 111 are [a transmission circuit and 109] the outputs of a dynamic image signal encoder a interpolation distortion signal selection circuit and 108 a frame memory and 112 a frame interpolation circuit and 110. 2 is a dynamic image signal decoding device which reproduces a dynamic image signal, and 201 An input of a dynamic image signal decoding device, 202 — a receiving circuit and 203 — a frame decoding circuit and 2031 — as for an adder circuit and 209, a frame memory and 204 are [a switching circuit and 207] the outputs of a dynamic image signal decoding device a frame memory and 206 a frame interpolation circuit and 208 an adder circuit and 2032.

[0018] About the dynamic image signal encoder and decoding device which were constituted as mentioned above, the operation is explained using drawing 4 and drawing 5.

[0019]The dynamic image signal to code is inputted into the input 101 of a dynamic image signal encoder. Hereafter, the signal inputted into the input 101 is called an input dynamic image signal. As for an input dynamic image signal, a frame number is thinned out by the inter-frame length circuit 102 at a rate of one frame at two frames. This situation is shown in drawing 2. (a) expresses the frame A, B, and C which an input dynamic image signal follows, and D. Among these, B and D are frames thinned out by the inter-frame length circuit 102, and A and C are frames which pass through the inter-frame length circuit 102. Hereafter, A and C are called a coding frame. The frame coding circuit 103 codes a coding frame, and outputs a frame mark. The frame coding circuit 103 is based on a motion compensation inter-frame coding mode, and is provided with the local decoder which consists of the adder circuit 1033 and the frame memory 1034. When a coding frame is inputted into the subtractor circuit 1031, the frame memory 1034 outputs the prediction frame which carried out the motion compensation of the reproduction frame of one frame ago. The subtractor circuit 1031 outputs an inter-frame prediction error signal, and quantizes this in the quantization circuit 1032. This value is called a frame mark. The motion vector detection circuit 104 asks for a coding inter-frame motion vector using an input dynamic image signal. The frame interpolation circuit 105 compounds a interpolation frame from a coding frame using a motion vector.

[0020]When the coding frames A and C are inputted into 1051 and motion vector V_{AC} between the frames A and C is inputted into 1052, the interpolation frame Bi equivalent to the frame B of an input dynamic image signal is compounded, and it outputs to 1053. The situation of the interpolation frame Bi is shown in <u>drawing 2</u> (b). The frame memory 111 is delayed in an input dynamic image signal. When the frame interpolation circuit 105 outputs the interpolation frame Bi, the frame memory 111 outputs the frame B of an input dynamic image signal. The

interpolation frame Bi and the frame B of an input dynamic image signal are asked for a difference in the subtractor circuit 110. This value is distortion of the interpolation frame Bi, and is called a frame error signal. The value of a frame error signal is sent out about the big portion of a frame error signal, i.e., a portion with much distortion of a interpolation frame, with a frame mark within a interpolation frame. Next, this method is explained.

[0022]Next, operation of the dynamic image signal decoding device 2 is explained. The dynamic image signal decoding device 2 decrypts the dynamic image signal coded by the video coding equipment 1, and is reproduced. The signal acquired from a transmission line, a recording medium, etc. is inputted into the input 201 of a dynamic image signal decoding device. the receiving circuit 202 -- a reception frame mark -- 2021 -- a receiving interpolation distortion signal is outputted to 2023, and the coordinates of a receiving interpolation distortion signal are outputted for a receiving motion vector to 2022 2024, respectively. It carries out considerable of these I, respectively, without the coordinates of the frame mark in the video coding equipment 1, a motion vector, a interpolation distortion signal, and a interpolation distortion signal. The frame decoding circuit 203 decrypts a reception frame mark, and outputs a reproduction frame. The frame interpolation circuit 204 compounds the interpolation frame located between reproduction frames. This situation is shown in drawing 2 (c). [0023]It is an A' and reproduction interpolation frame by which C' is a reproduction frame and Bi' and Di' are compounded in the frame interpolation circuit 204. From the frame decoding circuit 203, reproduction frame A' and when motion vector VAC between the coding frames A and C is outputted for C' from the receiving circuit 202, the frame interpolation circuit 204 compounds and outputs reproduction interpolation frame Bi'. Then, reproduction interpolation frame Bi' is inputted into the distortion compensating circuit 208. The frame memory 209 memorizes a receiving interpolation distortion signal in the position shown with the coordinates of a receiving interpolation distortion signal. The distortion compensating circuit 208 adds the value of the frame memory 209 to a reproduction interpolation frame. If the switching circuit 206 is switched to the c side and a reproduction frame will switch to the i side, the reproduction interpolation frame which passed through the distortion compensating circuit 208 will be obtained from the output 207 of a dynamic image signal decoding device.

[0024] According to this reference example, a interpolation frame is compounded in a dynamic image signal encoder, In [distortion investigates the portion which becomes large with a interpolation frame, send to a dynamic image signal decoding device by making distortion of this portion into a interpolation distortion signal, and] a dynamic image signal decoding device, After compounding a interpolation frame, distortion of a interpolation frame can be reduced by having added the received interpolation distortion signal to the interpolation frame.

[0025]In the interpolation frame compounded with the dynamic image signal encoder, a different point from the embodiment of this invention which this reference example mentioned above is having sent out the strain value of the large field of distortion. By this, the amount of information can be reduced rather than sending out an input dynamic image signal. In the above—mentioned reference example, the motion compensation inter—frame coding mode was used for the frame coding circuit. Since a reproduction frame is obtained with a local decoding machine by this, the interpolation frame compounded with coding equipment and a decoding device, respectively is equal, and since distortion of a reproduction interpolation frame can evaluate correctly in coding

equipment, there is the outstanding feature that the selected area for which it was more suitable can be determined.

[0026]

[Effect of the Invention]In the interpolation screen compounded with an image signal decoding device, this invention can guess the block with a large distortion with picture signal coding equipment beforehand by having formed the interpolation means in picture signal coding equipment as mentioned above. Therefore, picture signal coding equipment can reduce distortion of the compound interpolation screen with an image signal decoding device by distortion making an input picture signal a compensation picture about a large block in a interpolation screen, and sending out with a coded signal and a motion vector.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The block diagram of the dynamic image signal encoder in the embodiment of this invention, and a decoding device

[Drawing 2] The explanatory view explaining the frame of the dynamic image signal encoder in the embodiment of this invention, and a decoding device

<u>[Drawing 3]</u>The explanatory view explaining operation of the distortion weighting network in the embodiment of this invention

[Drawing 4] The block diagram of the dynamic image signal encoder in the reference example of this invention

[Drawing 5]The block diagram of the dynamic image signal decoding device in the reference example of this invention

[Drawing 6]The block diagram of the conventional dynamic image signal encoder and a decoding device

[Drawing 7] The explanatory view explaining the frame of the conventional dynamic image signal encoder and a decoding device

[Explanations of letters or numerals]

- 1 Dynamic image signal encoder
- 101 The input of a dynamic image signal encoder
- 102 Inter-frame length circuit
- 103 Frame coding circuit
- 1031 Subtractor circuit
- 1032 Quantization circuit
- 1033 Adder circuit
- 1034 Frame memory
- 104 Motion vector detection circuit
- 105 Frame interpolation circuit
- 106 Distortion weighting network
- 107 Compensation picture selection circuitry
- 108 Transmission circuit
- 109 The output of a dynamic image signal encoder
- 110 Subtractor circuit
- 111 Frame memory
- 112 Distortion weighting network
- 113 Interpolation distortion signal selection circuit
- 2 Dynamic image signal decoding device
- 201 The input of a dynamic image signal decoding device
- 202 Receiving circuit
- 2021 Reception frame mark
- 2022 Receiving motion vector
- 2023 Receiving interpolation distortion signal
- 2024 Receiving interpolation distortion signal coordinates

203 Frame decoding circuit

2031 Adder circuit

2032 Frame memory

204 Frame interpolation circuit

205 Distortion compensating circuit

206 Switching circuit

207 The output of a dynamic image signal decoding device

208 Distortion compensating circuit

209 Frame memory

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-56645

(43)公開日 平成10年(1998) 2月24日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

H04N 7/32

H 0 4 N 7/137

Z

審査請求 有 請求項の数4 OL (全 8 頁)

(21)出顯番号

特願平9-165476

(62)分割の表示

特願平1-169320の分割

(22) 出顧日

平成1年(1989)6月29日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 長田 淳

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 滝本 智之 (外1名)


(54) 【発明の名称】 画像信号符号化装置及び画像信号符号化方法

(57)【要約】

【課題】 誤った動きベクトルを検出し、これを用いて 内挿フレームを合成した場合、合成された内挿フレーム は歪みが大きくなってしまう。

【解決手段】 入力画像信号を所定の画面間隔で符号化し符号化信号として出力するフレーム符号化回路103と、入力画像信号の画面間の動きベクトルを求める動きベクトル検出回路104と、動きベクトルを用いて符号化される画面間に内挿画面を合成するフレーム内挿回路105と、内挿画面と当該内挿画面に対応する入力画像信号の画面の差分を求め、内挿画面と入力画像信号の画面の差分をブロック単位で評価し、当該差分の大きなブロックについては当該ブロックの入力画像信号を補償画像として出力する歪み評価回路106、補償画像選択回路107と、符号化信号と動きベクトルと補償画像から出力信号を得て送出する送出回路108とを備えている。





【特許請求の範囲】

【請求項1】 入力画像信号を所定の画面間隔で符号化し符号化信号として出力する符号化手段と、前記入力画像信号の画面間の動きベクトルを求める動きベクトル検出手段と、前記動きベクトルを用いて符号化される画面間に内挿画面を合成する内挿手段と、前記内挿画面と当該内挿画面に対応する前記入力画像信号の画面の差分を求める減算手段と、前記内挿画面と前記入力画像信号の画面の差分をブロック単位で評価し当該差分の大きなブロックについては当該ブロックの前記入力画像信号を補償画像として出力する歪み評価手段と、前記符号化信号と前記動きベクトルと前記補償画像から出力信号を得て送出する送出手段と、を備えたことを特徴とする画像信号符号化装置。

【請求項2】 符号化手段は、動き補償画面間符号化方式により画像信号を符号化する請求項1記載の画像信号符号化装置。

【請求項3】 入力画像信号を所定の画面間隔で符号化し符号化信号として出力する符号化ステップと、前記入力画像信号の画面間の動きベクトルを求める動きベクトル検出ステップと、前記動きベクトルを用いて符号化される画面間に内挿画面を合成する内挿ステップと、前記内挿画面と当該内挿画面に対応する前記入力画像信号の画面の差分を求める減算ステップと、前記内挿画面と前記入力画像信号の画面の差分をブロック単位で評価し当該差分の大きなブロックについては当該ブロックの前記入力画像信号を補償画像として出力する歪み評価ステップと、前記符号化信号と前記動きベクトルと前記補償画像から出力信号を得て送出する送出ステップと、を有することを特徴とする画像信号符号化方法。

【請求項4】 符号化ステップは、動き補償画面間符号 化方式により画像信号を符号化する請求項3記載の画像 信号符号化方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、動画像信号の伝送 もしくは記録において、動画像信号の圧縮符号化を行な う画像信号符号化装置および符号化方法に関する。

[0002]

【従来の技術】近年、動画像信号符号化装置および復号 化装置においては、テレビ電話やテレビ会議システムの 開発にともない、各種の圧縮符号化方式が実用化されて いる。符号化時に動画像信号のフレーム数を間引くこと より、伝送情報量は確実に削減できる。しかし、再生画 像の動きに不自然さを生じるため、復号化時に再生フレ ーム間に合成したフレームを内挿する「フレーム内挿」 が行われている。

【0003】以下、図面を参照しながら上述した従来の 動画像信号符号化装置および復号化装置について説明す る。 【0004】図6は従来の動画像信号符号化装置および復号化装置のブロック図を示すものである。図6において、1は動画像信号を符号化して送出する動画像信号符号化装置であり、101は動画像信号符号化装置の入力、102はフレーム間引き回路、103はフレーム符号化回路、108は送出回路、109は動画像信号符号化装置の出力である。2は動画像信号を再生する動画像信号復号化装置であり、201は動画像信号復号化装置の入力、208は受信回路、203はフレーム復号化回路、209は動きベクトル検出回路、204はフレーム内挿回路、206は切り換え回路、207は動画像信号復号化装置の出力である。

【 0 0 0 5 】以上のように構成された動画像信号復号化装置および復号化装置について、以下その動作を説明する。

【0006】符号化する動画像信号は、動画像信号符号化装置1の入力101に入力する。以下、入力101に入力する信号を入力動画像信号と呼ぶ。入力動画像信号は、フレーム問引き回路102により、2フレームに1フレームの割合でフレーム数が間引かれる。この様子を図7に示す。(a)は入力動画像信号の連続するフレームA,B,C,Dを表す。このうちB,Dはフレーム間引き回路102により間引かれるフレームであり、A,Cはフレーム間引き回路を通過するフレームである。フレームA,Cを符号化フレームと呼ぶ。フレーム符号化フレームの符号化を行ないフレーム符号を出力する。送出回路108は入力されるフレーム符号を出力の形態に合わせ、動画像信号符号化装置の出力109から出力する。

【0007】動画像信号復号化装置2は、動画像信号符 号化装置1により符号化された信号を復号化して動画像 信号を再生する。受信回路208は、動画像信号復号化 装置2の入力201に入力される信号を再生し、受信フ レーム符号を得る。受信フレーム符号は動画像信号符号 化装置1におけるフレーム符号に相当するものである。 フレーム復号化回路203は受信フレーム符号を復号化 して再生フレームを得る。図7(b)に再生フレームの 様子を示す。A', C'は再生フレームであり、符号化 フレームA,Cを再生したものである。動きベクトル検 出回路209は再生フレーム間の動きベクトルを求め る。フレーム内挿回路204は動きベクトルを用いて再 生フレーム間に位置するフレームを合成する。以下、こ の合成したフレームを再生内挿フレームと呼ぶ。次に、 再生フレームA', C'間に位置する内挿フレームBi を求める場合について説明する。動きベクトル検出回路 209は再生フレームA', C'から、これらのフレー ム間の動きベクトルVacを求める。フレーム内挿回路2 O4は、再生フレームA', C'と動きベクトルVACを 用いて内挿フレームBiを合成する。図7(c)は動画 像信号復号化装置2の出力207におけるフレームを示

す。切り換えスイッチ206をc側に切り換えると再生フレームが、i側に切り換えると内挿フレームが、207より出力される。動画像信号復号化装置2の出力は再生動画像信号である。

[0008]

【発明が解決しようとする課題】しかしながら上記のような構成では、(ア)ブロック内に異なる方向に動く物体があるとき、(イ)動体の影から背景が現われたり、動体により背景がかくれるとき、(ウ)動体の形状が変化するとき、(エ)回転をともなう運動をするとき、等において、正しい動きベクトルが存在しないため、誤った動きベクトルが検出され、これを用いて合成した内挿フレームに歪みを生じるという課題を有していた。

[0009]

【課題を解決するための手段】上記課題を解決するために本発明の画像信号符号化装置は、入力画像信号を所定の画面間隔で符号化し符号化信号として出力する符号化手段と、前記入力画像信号の画面間の動きベクトルを求める動きベクトル検出手段と、前記動きベクトルを用いて符号化される画面間に内挿画面を合成する内挿手段と、前記内挿画面と当該内挿画面に対応する前記入力画像信号の画面の差分を求める減算手段と、前記内挿画面と前記入力画像信号の画面の差分をブロック単位で評価し当該差分の大きなブロックについては当該ブロックの前記入力画像信号を補償画像として出力する歪み評価手段と、前記符号化信号と前記動きベクトルと前記補償画像から出力信号を得て送出する送出手段とを備えたものである。

【0010】本発明は上記した構成により、画像信号符号化装置において、あらかじめ内挿画面の合成を行ない、この内挿画面内で歪みが大きいブロックについては入力画像信号を補償画像として、符号化信号、動きベクトルと共に送出し、画像信号復号化装置において、合成した内挿画面の一部を、受信した補償画像で置き換えるようにしたことにより、内挿画面に生じる歪みを低減できる。

[0011]

【発明の実施の形態】以下、本発明の一実施形態における動画像信号符号化装置および復号化装置、ならびに参考例である動画像信号符号化装置および復号化装置について図面を参照しながら説明する。

【0012】図1(a),(b)は本発明の実施形態における動画像信号符号化装置および復号化装置のブロック図を示すものである。図1において、1は動画像信号を符号化して送出する動画像信号符号化装置であり、101は動画像信号符号化装置の入力、102はフレーム間引き回路、103はフレーム符号化回路、104は動きベクトル検出回路、105はフレーム内挿回路、106は歪み評価回路、107は補償画像選択回路、108は送出回路、109は動画像信号符号化装置の出力であ

る。2は動画像信号を再生する動画像信号復号化装置であり、201は動画像信号復号化装置の入力、202は受信回路、203はフレーム復号化回路、204はフレーム内挿回路、205は歪み補償回路、206は切り換え回路、207は動画像信号復号化装置の出力である。 【0013】以上のように構成された動画像信号符号化装置および復号化装置について、図1を用いてその動作を説明する。

【0014】符号化する動画像信号は動画像信号符号化 装置1の入力101に入力する。以下、入力101に入 力する信号を入力動画像信号と呼ぶ。入力動画像信号は フレーム間引き回路102により2フレームに1フレー ムの割合でフレーム数が間引かれる。この様子を図2に 示す。(a)は入力動画像信号の連続するフレームA, B, C, Dを表わす。このうちB, Dはフレーム間引き 回路102により間引かれるフレームであり、A, Cは フレーム間引き回路102を通過するフレームである。 以下、A、Cを符号化フレームと呼ぶ。フレーム符号化 回路103は符号化フレームの符号化を行ないフレーム 符号を得る。動きベクトル検出回路104は入力動画像 信号を用い、符号化フレーム間の動きベクトルを求め る。フレーム内挿回路105は符号化フレーム間に位置 する内挿フレームを合成する。次に、符号化フレーム A, C間に位置する内挿フレームBiを求める動作を説 明する。動きベクトル検出回路104はフレームA、C から、これらのフレーム間の動きベクトルVacを求め る。フレーム内挿回路105は、フレームA, Cと動き ベクトルVacを用いて内挿フレームBiを合成する。図 2(b)に内挿フレームBiの様子を示す。この後、内 挿フレームBiは歪み評価回路106により歪みの評価 が行なわれる。 歪みの評価について図3により説明す る。歪みの評価は複数画素の集合であるブロック単位で 行なう。内挿フレームBi上の座標(x,y)のブロッ クbixxと、入力動画像信号のフレームB上の座標 (x,y)のブロック bxyの各画素について差を求め、 この差の最大値をブロックbixxの歪みとする。 内挿フ レームBiのすべてのブロックについて歪みを求め、歪 みの大きいものから順にNブロックを選択する。このN ブロックは後述する補償画像により歪みが補償されるブ ロックである。歪み評価回路106は、このNブロック の座標を補償画像選択回路107に与える。補償画像選 択回路107は、この座標に対応するブロックを入力動 画像信号のフレームBから切り出す。切り出した画像は 補償画像と呼び、フレーム符号,動きベクトルとともに 送出回路108の出力の形態に合わせた後、出力109 より送出される。

【0015】次に、動画像信号復号化装置2の動作について説明する。動画像信号復号化装置2は動画像符号化装置1により符号化された動画像信号を復号化して動画像信号を再生するものである。伝送路や記録媒体等から

得られた信号は、動画像信号復号化装置2の入力201 に入力される。受信回路202は、受信フレーム符号を 2021に、受信動きベクトルを2022に、受信補償 画像を2023にそれぞれ出力する。これらは動画像信 号符号化装置1におけるフレーム符号,動きベクトル, 補償画像にそれぞれ相当するものである。フレーム復号 化回路203は受信フレーム符号を復号化して再生フレ ームを出力する。フレーム内挿回路204は再生フレー ム間に位置する内挿フレームを合成する。この様子を図 2 (c) に示す。A', C'は再生フレームであり、B i', Di'はフレーム内挿回路204で合成される内 挿フレームである。フレーム復号化回路203から再生 フレームA', C'が出力され、受信回路202から符 号化フレームA、C間の動きベクトルVacが出力される とき、フレーム内挿回路204は内挿フレームBi'を 合成して出力する。 歪み補償回路 205は、内挿フレー ムの一部を受信補償画像で置き換える。受信補償画像に より置き換えられるフレーム Bi' 内の位置は、動画像 信号符号化装置1において補償画像選択回路107が入 力動画像信号のフレームBから補償画像を取り出された のと同じ位置である。切り換え回路206をc側に切り 換えると再生フレームが、i側に切り換えると歪み補償 回路205を通過した内挿フレームが動画像信号符号化 装置の出力207に得られる。

【0016】以上のように本実施形態によれば、動画像信号符号化装置において内挿フレームの合成をあらかじめ行ない、内挿フレームで歪みが大きくなる部分を調べ、この部分を入力動画像信号から取り出して補償画像とし、動画像信号復号化装置へ送出し、動画像信号復号化装置において、内挿フレームを合成した後、受信した補償画像により、内挿フレームの一部を置き換えるようにしたことにより、内挿フレームで歪みが大きい部分が補償画像で置き換えられるため、内挿フレームの歪みを低減できるものである。

【0017】図4、図5は本発明の参考例における動画 像信号符号化装置および復号化装置のブロック図を示す ものである。図4、図5において、1は動画像信号を符 号化して送出する動画像信号符号化装置であり、101 は動画像信号符号化装置の入力、102はフレーム間引 き回路、103はフレーム符号化回路、1031は減算 回路、1032は量子化回路、1033は加算回路、1 034はフレームメモリ、104は動きベクトル検出回 路、105はフレーム内挿回路、110は減算回路、1 11はフレームメモリ、112は歪み評価回路、113 は内挿歪み信号選択回路、108は送出回路、109は 動画像信号符号化装置の出力である。2は動画像信号を 再生する動画像信号復号化装置であり、201は動画像 信号復号化装置の入力、202は受信回路、203はフ レーム復号化回路、2031は加算回路、2032はフ レームメモリ、204はフレーム内挿回路、208は加

算回路、209はフレームメモリ、206は切り換え回路、207は動画像信号復号化装置の出力である。

【0018】以上のように構成された動画像信号符号化 装置および復号化装置について、図4、図5を用いてそ の動作を説明する。

【0019】符号化する動画像信号は動画像信号符号化 装置の入力101に入力する。以下、入力101に入力 する信号を入力動画像信号と呼ぶ。入力動画像信号は、 フレーム間引き回路102により、2フレームに1フレ ームの割合でフレーム数が間引かれる。この様子を図2 に示す。(a)は入力動画像信号の連続するフレーム A, B, C, Dを表わす。このうちB, Dはフレーム間 引き回路102により間引かれるフレームであり、A, Cはフレーム間引き回路102を通過するフレームであ る。以下、A,Cを符号化フレームと呼ぶ。フレーム符 号化回路103は符号化フレームの符号化を行いフレー ム符号を出力する。フレーム符号化回路103は動き補 償フレーム間符号化方式によるものであり、加算回路1 033, フレームメモリ1034からなる局部復号器を 備える。減算回路1031に符号化フレームが入力され るとき、フレームメモリ1034は1フレーム前の再生 フレームを動き補償した予測フレームを出力する。減算 回路1031はフレーム間予測誤差信号を出力し、量子 化回路1032でこれを量子化する。この値をフレーム 符号と呼ぶ。動きベクトル検出回路104は入力動画像 信号を用いて符号化フレーム間の動きベクトルを求め る。フレーム内挿回路105は動きベクトルを用いて符 号化フレームから内挿フレームを合成する。

【0020】1051に符号化フレームA, Cが、1052にフレームA, C間の動きベクトルV_{AC}が入力されるとき、入力動画像信号のフレームBに相当する内挿フレームBiを合成して1053に出力する。図2(b)に内挿フレームBiの様子を示す。フレームメモリ111は入力動画像信号の遅延を行なう。フレーム内挿回路105が内挿フレームBiを出力するとき、フレームメモリ111は入力動画像信号のフレームBを出力する。内挿フレームBiと入力動画像信号のフレームBを出力する。内挿フレームBiと入力動画像信号のフレームBは減算回路110で差が求められる。この値は内挿フレームBiの歪みであり、フレーム誤差信号と呼ぶ。内挿フレーム内でフレーム誤差信号の大きな部分、すなわち内挿フレームの歪みが多い部分については、フレーム誤差信号の値をフレーム符号とともに送出する。次に、この方法について説明する。

【0021】フレーム誤差信号は歪み評価回路112によりブロック毎に大きさが評価される。ブロック内におけるフレーム誤差信号の最大値をこのブロックの最大歪み値とし、最大歪みの値の大きなものから順にN個のブロックを選択する。内挿歪み信号選択回路113は、歪み評価回路112により選択されたNブロックをフレーム誤差信号から切り出す。ここで切り出された信号を内

たNブロックの座標も出力する。これを内挿歪み信号の 座標と呼ぶ。フレーム符号, 動きベクトル, 内挿歪み信 号,内挿歪み信号の座標,は送出回路108により出力 の形態に合わせられた後、出力109より送出される。 【0022】次に、動画像信号復号化装置2の動作につ いて説明する。動画像信号復号化装置2は動画像符号化 装置1により符号化された動画像信号を復号化して再生 するものである。伝送路や記録媒体等から得られた信号 は、動画像信号復号化装置の入力201に入力される。 受信回路202は、受信フレーム符号を2021に、受 信動きベクトルを2022に、受信内挿歪み信号を20 23に、受信内挿歪み信号の座標を2024にそれぞれ 出力する。これらは、動画像符号化装置1におけるフレ ーム符号, 動きベクトル, 内挿歪み信号, 内挿歪み信号 の座標、にそれぞれ相当するものである。フレーム復号 化回路203は受信フレーム符号を復号化して再生フレ ームを出力する。フレーム内挿回路204は再生フレー ム間に位置する内挿フレームを合成する。この様子を図

挿歪み信号と呼ぶ。また、歪み評価回路112は選択し

【0023】A', C'は再生フレームであり、Bi', Di'はフレーム内挿回路204で合成される再生内挿フレームである。フレーム復号化回路203から再生フレームA', C'が、受信回路202から符号化フレームA, C間の動きベクトルVACが出力されるとき、フレーム内挿回路204は再生内挿フレームBi'を合成して出力する。この後、再生内挿フレームBi'を合成して出力する。この後、再生内挿フレームBi'は歪み補償回路208に入力される。フレームメモリ209は、受信内挿歪み信号を、受信内挿歪み信号の座標で示される位置に記憶する。歪み補償回路208は、再生内挿フレームにフレームメモリ209の値を加算する。切り換え回路206はc側に切り換えると再生フレームが、i側に切り換えると歪み補償回路208を通過した再生内挿フレームが、動画像信号復号化装置の出力207から得られる。

2(c)に示す。

【0024】この参考例によれば、動画像信号符号化装置において、内挿フレームの合成を行ない、内挿フレームで歪みが大きくなる部分を調べ、この部分の歪みを内挿歪み信号として動画像信号復号化装置へ送り、動画像信号復号化装置において、内挿フレームを合成した後、受信した内挿歪み信号を、内挿フレームに加算するようにしたことにより、内挿フレームの歪みを低減できるものである。

【0025】この参考例が上述した本発明の実施形態と 異なる点は、動画像信号符号化装置で合成した内挿フレームにおいて、歪みの大きい領域の歪み値を送出するようにしたことである。このことにより、入力動画像信号を送出するよりも情報量を低減できる。また、上記参考例ではフレーム符号化回路に動き補償フレーム間符号化方式を用いた。このことにより、局部復号化器で再生フ レームが得られるため、符号化装置と復号化装置でそれ ぞれ合成した内挿フレームが等しく、符号化装置におい て再生内挿フレームの歪みが正確に評価できるため、よ り適した選択領域を決定できるという優れた特徴があ る。

[0026]

【発明の効果】以上のように本発明は、画像信号符号化装置に内挿手段を設けたことにより、画像信号復号化装置で合成する内挿画面において歪みが大きいブロックを前もって画像信号符号化装置で推測することができる。したがって、画像信号符号化装置は内挿画面において歪みが大きいブロックについて入力画像信号を補償画像として、符号化信号,動きベクトルとともに送出することにより、画像信号復号化装置では合成した内挿画面の歪みを低減することができる。

【図面の簡単な説明】

【図1】本発明の実施形態における動画像信号符号化装置および復号化装置のブロック図

【図2】本発明の実施形態における動画像信号符号化装置および復号化装置のフレームを説明する説明図

【図3】本発明の実施形態における歪み評価回路の動作 を説明する説明図

【図4】本発明の参考例における動画像信号符号化装置 のブロック図

【図5】本発明の参考例における動画像信号復号化装置 のブロック図

【図6】従来の動画像信号符号化装置および復号化装置 のブロック図

【図7】従来の動画像信号符号化装置および復号化装置 のフレームを説明する説明図


【符号の説明】

- 1 動画像信号符号化装置
- 101 動画像信号符号化装置の入力
- 102 フレーム間引き回路
- 103 フレーム符号化回路
- 1031 減算回路
- 1032 量子化回路
- 1033 加算回路
- 1034 フレームメモリ
- 104 動きベクトル検出回路
- 105 フレーム内挿回路
- 106 歪み評価回路
- 107 補償画像選択回路
- 108 送出回路
- 109 動画像信号符号化装置の出力
- 110 減算回路
- 111 フレームメモリ
- 112 歪み評価回路
- 113 内挿歪み信号選択回路
- 2 動画像信号復号化装置


- 201 動画像信号復号化装置の入力
- 202 受信回路
- 2021 受信フレーム符号
- 2022 受信動きベクトル
- 2023 受信内挿歪み信号
- 2024 受信内挿歪み信号座標
- 203 フレーム復号化回路
- 2031 加算回路


- 2032 フレームメモリ
- 204 フレーム内挿回路
- 205 歪み補償回路
- 206 切り換え回路
- 207 動画像信号復号化装置の出力
- 208 歪み補償回路
- 209 フレームメモリ

【図1】












【図2】






【図5】



【図7】



【図6】

